VLSI Workshop

Pengenalan Perancangan Desain VLSI dan FPGA

24 – 25 Agustus 2016, Institut Teknologi Bandung

Batas Pendaftaran: 22 Agustus 2016

Tujuan

  • Memperkenalkan teknologi VLSI kepada mahasiswa sarjana.
  • Menyebarluaskan pengembangan teknologi VLSI di Indonesia.

Deskripsi

Seiring dengan kebutuhan IC yang semakin lama semakin berkembang. Teknologi IC juga terus berkembang. VLSI adalah proses yang digunakan untuk pembuatan IC dengan mengkombinasikan ribuan bahkan jutaan transistor. Dalam pembuatan IC ini isu yang menjadi tantangan adalah bagaimana membuat IC dengan dimensi yang lebih kecil, power yang lebih efisien dan kecepatan performa yang tinggi dengan biaya serendah mungkin.Desain selalu berkembang dari waktu ke waktu untuk selalu meningkatkan efisiensi IC.

Training ini berisi mengenai pengenalan terhadap VLSI dan FPGA. Diawali dengan pengenalan HDL beserta keyword, sintaks dan juga operator yang banyak digunakan dalam perancangan IC. Selanjutnya akan dilakukan tutorial singkat mengenai cara penggunaan software yang biasa digunakan yaitu ModelSim dan Altera Quartus II. Lalu dilanjutkan dengan pembuatan kode dan juga simulasi sampairangkaian kombinasional dan rangkaian sekuensial. Dilanjutkan dengan pengenalan FPGA, menggunakan development tools, bagaimana alur pembuatannya sampai teknologi yang digunakan. setelah semua materi yang dibutuhkan sudah selesai maka dilanjutkan dengan perancangan rangkaian sederhana dan implementasi FPGA.

Tujuan akhir dari training ini adalah adanya proyek kelompok yang berisi 3 orang peserta, proyeknya sendiri adalah mendesain dan mengimplementasikan sensor accelerometer dan gyroscope sebagai input. Desain yang digunakan sesuai dengan kreatifitas peserta, namun sebelum pembuatan proyek tersebut akan diberikan materi-materi dan tools yang menunjangnya.

Kata Kunci : VLSI, VHDL, FPGA, Accelerometer, Gyroscop.

Peserta

Peserta pelatihan adalah:

  • siswa/mahasiswa (SMU/S1/D3/D4)
  • dosen/pengajar
  • umum

Materi

  • Introduction to VHDL
  • Instalasi
  • Perancangan Rangkaian Kombinasional (Coding& Simulasi)
  • Perancangan Rangkaian Sekuensial (Coding& Simulasi)
  • Pengenalan FPGA (Development Tools, Flow, Technolgy)
  • Perancangan rangkaian sederhana dan Implementasi pada FPGA
  • Proyek Kelompok

Metode Pelatihan

  • Kuliah umum
  • Workshop
  • Praktikum

Durasi Pelatihan

2 (dua) hari

Pemateri

Trio Adiono

Pendaftaran

Jumlah Peserta: 50 orang.

Biaya Pendaftaran: Rp. 100.000,00 per peserta

Batas Pendaftaran: 22 Agustus 2016

Cara Pendaftaran

  • Isi form pendaftaran disini.
  • Pembayaran dilakukan di tempat pada hari pertama workshop.

Jadwal Pelatihan

HARI PERTAMA

08.00 – 08.30 : Registrasi

08.30 – 09.00 : Pembukaan

09.00 – 12.00 : Perancangan VLSI

12.00 – 13.00 : Istirahat

13.00 – 16.00 : Perancangan HDL

HARI KEDUA

08.00 – 08.30 : Registrasi

08.30 – 12.00 : Workshop I

12.00 – 13.00 : Istirahat

13.00 – 16.00 : Workshop II

Lokasi Pelatihan

Laboratorium Dasar STEI

Gedung Achmad Bakrie Lt. 3

Institut Teknologi Bandung

Jl. Ganesha 10

Bandung